Technologie

des composants électroniques

Caractéristiques générales des Ci, notion de gabarit, caractéristiques électriques dynamiques, packaging - Data Book - Mode d'emploi





Définitions

- Technologie externe :

Correspond aux caractéristiques , d'utilisation des circuits intégrés. Fonctions de transfert en tension, courant, performances, boîtier, brochages ...

- Technologie interne :

Correspond à la constitution interne des circuits intégrés. (MOS, Bipolaires, Architecture ...)

- Détermine très fortement les caractéristiques externes



Caractéristiques générales des CI

- Caractéristiques mécaniques : Packaging (types de boîtiers)
  Compatibilité, Soudabilité
  (Voir plus loin)
- Gammes de température d'utilisation : (différent de stockage)
  Gamme à spécification militaire -55°C/125°C
  (pas réservé à l'armée !! / préfixe 54 en TTL)
  Gamme industrielle 0°C/70°C (préfixe 74 en TTL)
  Gamme automobile -25°C/70°C (dépend du constructeur)
- Caractéristiques électriques
  Statiques et dynamique, consommation
- Caractéristiques électromagnétiques, échauffement, ...
- Caractéristiques fonctionnelle (la fonction logique réalisée)

Types de circuits intégrés



Il existe deux types fondamentaux de Circuit Intégrés :

- Circuits linéaires (amplificateurs, régulateurs, comparateurs, etc..)
- Circuits logiques (Opérateurs logiques élémentaires, opérateurs logiques complexes, Opérateurs micro-programmés)

- 3 grandes technologies de CI logiques : TTL, CMOS, ECL
- Opérations logiques identiques quelque soit la technologie :
  => Un ET en CMOS = Un ET en TTL



- Différence – fonctionnement interne et interfaçage entre composants

Quelques CI souvent utilisés

- **Technologie TTL :**

7400 -> Quadruple porte NON - ET à 2 entrées
7402 -> Quadruple porte NON - OU à 2 entrées
7404 -> 6 portes NON
7408 -> Quadruple porte ET à 2 entrées
7413 -> Double porte NON - ET à 4 entrées
7420 -> Double porte NON - ET à 4 entrées
7428 -> Quadruple porte NOR à 2 entrées
7430 -> Porte NON - ET à 8 entrées
7442 -> Décodeur décimal BCD
7448 -> Décodeur BCD 7 segments
7470 -> Flip-Flop JK à 2 x 3 entrées
7482 -> Additionneur complet à 2 bits
7486 -> Quadruple porte OU Exclusif
7493 -> Compteur binaire
74121 -> Monostable

Etc...

Quelques CI souvent utilisés

- **Technologie CMOS :**

4001 -> Quadruple porte NON - OU à 2 entrées
4008 -> Additionneur 4 bits avec retenue
4011 -> Quadruple porte NON - ET
4016 -> Quadruple interrupteur bidirectionnel
4023 -> Triple porte NON - ET à 3 entrées
4030 -> Quadruple porte OU – EXCLUSIF
4047 -> Monostable
4054 -> Driver pour afficheur 4 segments LCD
4068 -> Porte NON - ET à 8 entrées
4070 -> Quadruple porte OU – EXCLUSIF
4071 -> Quadruple porte OU à 2 entrées
4081 -> Quadruple porte ET à 2 entrées
4098 -> Double monostable re-déclenchable
4518 -> Double compteur décimal
4721 -> Mémoire vive 1 024 bits (256 x 4)
40195 -> Registre à décalage universel 4 bits Etc...

Caractéristiques électriques statiques

Tension d'alimentation : dépend de la famille logique (techno)

Exemples :
- TTL -> 5V +/-5%
- CMOS série 4000 -> 3 à 18 V
- CMOS moderne -> 3,3V ou 2,5V ou moins (jusqu'à 0,8V)

Ne pas confondre :
- tension d'utilisation (garantie de bon fonctionnement)
- tension maximum (garantie de non destruction)

Caractéristiques électriques statiques

- Courant consommé (sur l'alimentation) : il peut dépendre de l'état de la (ou des) sortie(s).
- Puissance statique (à fréquence d'utilisation nulle) :

  P = tension alim x courant consommé au total (pour chaque état logique)

- Pour les CMOS, la puissance est proportionnelle à la fréquence de fonctionnement (voir plus loin):

$$P = k \times V^2 \times \text{fréquence}$$

k dépend du circuit (nombre de transistor), de la techno (0,09um)

Energie en fonction de la fréquence



La consommation en énergie dans un circuit TTL est essentiellement constante pour toute son échelle de fréquences opérationnelles.

Celle d'un CMOS est à l'inverse, fonction de la fréquence. Elle sont extrêmement basse en régime statique et augmente à mesure que la fréquence croît.

Exemples :

TTL Shottky faible consommation : 2,2 mW

HCMOS 2,75 µW en statique et 170 µW à 100 kHz

Puissance dynamique

Puissance dynamique -> différent de puissance statique

- Les transitions 1 vers 0 et 0 vers 1 génèrent des courants dynamiques de l'alimentation vers la masse :

Puissance consommée proportionnelle à la fréquence

- La sortie qui «bascule» charge/décharge les capacités des entrées à travers la résistance de sortie :

Puissance consommée proportionnelle à la fréquence



Considérations sur les séries



Les CI sont fabriqués par série de plusieurs millions par référence.
Il est hors de question de fournir une feuille de données par CI.

Les caractéristiques sont valables pour une famille logique complète

Exemple : Dire qu'un CI à une tension max de 7,5 volt veux dire que le circuit le moins performant de la série sera détruit au-dessus de 7,5V. Un autre peut ne pas être détruit à 8V.

La conception de système en série ne peut prendre en compte que les caractéristiques des circuits les moins bons.

Informations données par le constructeur

Les informations constructeur sont classées en deux catégories

- Les paramètres à respecter au cours de l'utilisation (ou du stockage) (*absolute maximum ratings)*
- Les paramètres garantis (*characteristics*)

«Si l'utilisateur respecte les paramètres alors le constructeur assure les paramètres garantis»

Attention à l'effet marketing : Dans les publicités le constructeur annonce des valeurs typiques obtenues dans des conditions bien particulières (optimales en fait !).

Il faut toujours vérifier les conditions de mesures données par le constructeur

Niveaux logiques

En général : niveau logique = tension

Niveau	Potentiel de sortie	Potentiel d'entrée	Log-Pos
H	V_{OH}	V_{IH}	1
L	V_{OL}	V_{IL}	0







Fonction de transfert en tension - Relation entre V_I et V_O

Exemple de la fonction NON : (courbe idéalisée)



Si $0 < V_I < V_{IL}$: $V_O = V_{OH}$

Si $V_{IL} < V_I < V_{IH}$: zone linéaire

Si $V_{IH} < V_I < V_{max}$: $V_O = V_{OL}$

Pour un circuit logique, il ne faut pas «stationner» dans la zone linéaire.

Problème ! ! !

Exemple de la fonction NON : (faisceau de courbe)



Il faudrait une caractéristique par circuit fabriqué !!!

Strictement impossible

Solution : Le gabarit



Valable pour TOUTE la FAMILLE logique

Si $0 < V_I < V_{IL}$: $V_O > V_{OH}$

Si $V_{IH} < V_I < V_{max}$: $V_O < V_{OL}$

Pas de fonctionnement garanti si : $V_{IL} < V_I < V_{IH}$

!! il faut que les autres paramètres de fonctionnement soient respectés

Immunité au bruit statique

Déf : bruit statique = perturbations dont la vitesse d'évolution est petite par rapport au temps de propagation de la porte.

Immunité : tension parasite que l'on peut ajouter au signal tout en conservant un fonctionnement normal
(atout du numérique vs analogique)



$V_I = V_O + V_B$

VB représente toutes
les tensions «d'influences»

Immunité au bruit statique





Si un excès de bruit fait en sorte que l'entrée passe
Sous V_{IHmin}, la porte pourra considérer qu'il y a
Un niveau bas à son entrée et réagir en conséquence.

Immunité au bruit statique

$V_I = V_O + V_B$

Au niveau 1 : Il faut que $V_I > V_{IH}$

$V_{OH} + V_B > V_{IH}$

d'où $V_{Bmax} = |V_{OH} - V_{IH}|$

Au niveau 0 : Il faut que $V_I < V_{IL}$

$V_{OL} + V_B < V_{IL}$

d'où $V_{Bmax} = |V_{OL} - V_{IL}|$

Capacité à travailler correctement dans un environnement «bruyant» électromagnétiquement.

Immunité au bruit dynamique

Déf : bruit dynamique = perturbations dont la vitesse d'évolution est grande par rapport au temps de propagation de la porte.
On ne peut plus tenir compte de la tension, on tient compte de l'énergie de la perturbation.

Très rarement documenté

La tension parasite acceptable est d'autant plus grande que l'impulsion parasite est courte.

Niveaux logiques



Entrance /Sortance

Intensités de courant de sortie maximales:
a- Au niveau logique 1: IS max = 0,4 mA (courant sortant)
b- Au niveau logique 0: ISmax = 16 mA (courant rentrant).

Sortance : C'est le nombre d'entrées de circuits intégrés de la même technologie que l'on peut relier à la même sortie.
n = 16mA / 1,6 mA = 10 => n = 10

Caractéristiques temporelles

Paramètres garantis : Durée d'évolution des sortie (CMOS)

De 10% à 90% du niveau haut *établi*

ATTENTION : représentation symbolique du signal



Erreur fréquente : !!! Les «coins» n'existent pas (signal passe-bas, overshoot, bruit ...)

Caractéristiques temporelles

Paramètres garantis : Retard dû à la propagation entre une cause (entrée) et un effet (sortie).



Ces deux temps sont souvent différents. Ils dépendent de la charge et de la température. Ils sont donnés en max (les autres paramètres sont respectés)

Attention : $T_d = (T_{pLH} + T_{pHL}) / 2$ temps de délai moyen ne correspond à rien de physique

Caractéristiques temporelles

Paramètres à respecter : Caractéristique d'horloge



T_W : temps d'impulsion peut être défini pour le 1 ou le 0

T_{min} est défini par F_{max}, on peut aussi trouver un T_{rmax} et un T_{fmax} (l'horloge doit être assez *RAIDE*)

!! Le constructeur garantit un $(F_{max})_{min}$: minimum sur toute la série des F_{max} de chaque circuit.

Caractéristiques temporelles

Paramètres à respecter : entrée statique par rapport à une horloge



t_{SU} : set up time
(préconditionnment)
t_h : hold time
(maintien)
$t_{SU} + t_h = t_w$
temps d'affichage

L'entrée statique doit être stable pendant T_{SU} avant et T_h après l'horloge.

Si ces conditions ne sont pas respectées, il y a risque (statistique) de métastabilité; niveau non garanti, temps de propagation très long …

Chargement porte CMOS

L'entrée d'une porte CMOS est capacitive, la sortie à une impédance de sortie

CMOS



La capacité augmente avec le nombre de portes
En parallèle



La fréquence de fonctionnement maximale est fonction de la charge.
La sortance d'une porte CMOS dépend de la fréquence opérationnelle.
Moins il y a d'entrée de charge, plus la fréquence maximale est élevée!

Chargement porte TTL

L'entrée d'une porte TTL est plutôt résistive, la sortie à une impédance de sortie



Sorties classiques

Sortie classique équivalente à :



(dite TOTEM-POLE)



Simplification
2 fois moins d'inters
Fonction. asymétrique

Les interrupteurs sont en fait des transistors en commutation

Sorties spécifiques

Collecteur (drain) ouvert





$0 < V_S < V'$

Interfaçage
Charge importante
Fonction câblée



S = x.y

!! s'appelle
OU-CABLE
OU-Fantôme

Sortie haute impédance, Hi-Z ou tri-state (trois états)



Si E est fermé la sortie est «classique»
Si E est ouvert la sortie est déconnectée physiquement du « reste du monde »

Si plusieurs sorties Hi-Z sont branchées ensembles, une seule doit être en basse impédance à la fois; sinon conflit de bus

On définit t_{pLZ}, t_{pHZ} et t_{pZL}, t_{pZH}
t_{OD} t_{OE}

Précautions à prendre

Entrées inutilisées : JAMAIS laissées en l'air, forçage à un niveau qui n'influence pas le résultat. (en TTL le 1 consomme le moins)

Sorties inutilisées : doivent être forcées par leurs entrées.

Découplage : (fournir l'énergie sur les transitions sans pointe de courant sur l'alim, appel de courant = chute de tension=bruit)
1 à 10 nF par circuit (ou groupe de 4/5 circuits)
100 nF // 10 mF par carte.

Adaptation de lignes : (ou lignes courtes)
Ligne de masse en étoile, courte, forte section

Les boitiers

Fonctions

- Interconnections
- Support Physique
- Protection de l'environne
- Dissipation de la chaleur

Contraintes

- Performances
- Taille
- Poids
- « Testabilité »
- Fiabilité
- Prix



Le boitier DIP (Cerdip)



Le plus répandu

Plastique

Cerdip



Le boitier DIP (Cerdip)

DIL, DIP: Dual In Line Package

Application : petits circuit uniquement, en voie de disparition

Avantages :

Soudable manuellement

Inconvénients :

Boîtier important pour une grand nombre de connexion

Nécessite de traverser la carte

Mauvaise liaison en HF (inductance parasite)





PDIP : Plastic DIP

CDIP : Ceramique DIP

Le boitier SOP -SOIC

SOP, SOIC : Small Outline Package
Integrated circuit

Applications :
Circuits intégrés de petite densité (AOP, petit ASIC, CAN, CNA, transistors, ...). Remplaçant du DIP.

Avantages :
Soudable manuellement, pas besoin de traverser la carte. Bon comportement HF. Existe en plusieurs densités.

Inconvénients :
Surface boîtier importante pour une grand nombre de connexion



SOT : Small Outline Transistor

SSOP, TSOP, MSOP : Shrink SOP, Thin SOP, Micro SOP

Le boitier PGA

PGA: Pin Grid Array

Application : Circuit de haute intégration avec possibilité de remplacement, (Microprocesseur, capteur CMOS, ...)

Avantages :

Forte intégration, support ZIF permettant de remplacer le circuit facilement.

Inconvénients : support + CI => prix

Nécessite une carte multicouche (4 minimum)





Le boitier QFP

QFP: Quad Flat Pack

Applications :

Circuits intégrés de moyenne densité (petite FPGA, CPLD, microprocesseur, DSP, ASIC, ...)

Avantages :

Bonne densité de connexions

Soudable manuellement

Inconvénients :

Surface boîtier importante pour une grand nombre de connexion



Le boitier BGA

BGA: Ball Grid Array

Applications : Circuit intégré numérique de haute densité (FPGA, Microprocesseur, ...)

Avantages :

Forte densité de connexions, très bon comportement HF.

Inconvénients :

Carte multi couche généralement nécessaire (4 couches minimum)

Soudure industrielle uniquement

Quasiment indésoudable



Le boitier QFN

QFN : Quad flat pack No Lead

Applications :

Dérivé du QFP et du LGA. Utilisé surtout Pour les ASICs HF.

Avantages :

Bonne densité de connexions

Existe des supports. Parfois soudable manuellement sur le côté.

Inconvénients :

Surface boîtier importante pour une grand nombre de connexion.







Le boitier LGA

LGA: Land Grid Array

Application : Circuit de haute intégration avec possibilité de remplacement, (Microprocesseur, ...)

Avantages :

Forte intégration, support ZIF permettant de remplacer le circuit facilement.

Pas de risque de casser une patte du circuit

Inconvénients : support + CI => prix

Nécessite une carte multicouche (min 4)





Le boitier FM

FM : Flange Mount

Applications :

Circuits intégrés de petite densité (AOP, petit ASIC, CAN, CNA, régulateur, ...).

Généralement vu en « single side »

Avantages :

Permet d'aérer la densité de connexion par rapport au SOP, SOIC

Inconvénients :

Surface boîtier importante pour une grand nombre de connexion





Le boitier LCC : J

LCC : J - Leaded Chip Carrier



Applications :

Circuits intégrés de petite densité (AOP, petit ASIC, comparateur, ...).

Avantages :

Idem QFP mais possibilité de remplacer le composant placer sur support.

Inconvénients :

Surface boîtier importante pour une grand nombre de connexion. Soudure délicate manuellement





Le boitier SIP (SIL)

SIP : Single In-Line Package

Applications :

Grande variété de composants et d'empreinte physique dont la connexion est réalisée sur une seule ligne.

Existe en insertion (through-Hole) et en montage de surface (Surface-mount)









Le boitier ZIP

ZIP : Zig Zag

Applications :

Module de mémoire. Peu répendu.





Comparaison DIL - SOIC



Comparaison DIL40 vs CC40



Forme générale de la documentation

Exemple du 7491

Exemple du groupe 74160-163

Démarche concepteur

Cahier des charges : fonctionnel / caractéristiques
(temporelles, coût, encombrement)

Schéma fonctionnel / recherche des solutions techniques existantes

Armoire de l'ingénieur : qq dizaines de DATA-BOOK
les *applications notes* (même les « vieilles ») sont une mine d'or d'informations très pertinentes
Recherche efficace = méthodologie adaptée

Choix du Domaine (linéaire/numérique/conversion)
Choix de la «discipline» (amplis/transistors/CI num)
Choix de la famille (CMOS/TTL/ECL/BiCMOS..)
Choix du Data-book
RECHERCHE INTERNET SUR LES SITES DES CONSTRUCTEURS!!!

Data Book : Mode d'emploi

Tous les data-book sont construits de la même façon (heureusement)

Tranche et couverture : Constructeur / Domaine /Famille
(exemple : Texas Instrument / TTL / N-S-LS)

Chapitres : Informations générales
Index alphanumérique
Glossaire
Explanations / Measurement infos
Functionnal index
{ feuilles de données / Data-Sheets} 1 par circuit
Mechanical infos / Ordering infos